| Server IP : 109.234.164.53 / Your IP : 216.73.216.110 Web Server : Apache System : Linux cervelle.o2switch.net 4.18.0-553.32.1.lve.el8.x86_64 #1 SMP Thu Dec 19 13:14:03 UTC 2024 x86_64 User : computer3 ( 1098) PHP Version : 7.1.33 Disable Function : NONE MySQL : OFF | cURL : ON | WGET : ON | Perl : ON | Python : ON | Sudo : OFF | Pkexec : OFF Directory : /opt/alt/python37/share/doc/alt-python37-pyparsing-doc/examples/verilog/ |
Upload File : |
primitive dff(q, clk, d); output q; reg q; // storage element input clk, d; initial q = 0; table // clk d state next (01) 0 : ? : 0; // all positive transitions (01) 1 : ? : 1; (0x) 0 : ? : 0; (0x) 1 : ? : 1; (x1) 0 : ? : 0; (x1) 1 : ? : 1; // ignore negative edge n ? : ? : -; // ignore data changes on steady clock (??) ? : ? : -; endtable endprimitive